Semiconductor Components Industries, LLC, 2000
August, 2000 – Rev. 4 1Publication Order Number:
MC14504B/D
MC14504B
Hex Level Shifter for TTL to
CMOS or CMOS to CMOS
The MC14504B is a hex non–inverting level shifter using CMOS
technology. The level shifter will shift a TTL signal to CMOS logic
levels for any CMOS supply voltage between 5 and 15 volts. A control
input also allows interface from CMOS to CMOS at one logic level to
another logic level: Either up or down level translating is
accomplished by selection of power supply levels VDD and VCC. The
VCC level sets the input signal levels while VDD selects the output
voltage levels.
UP Translates from a Low to a High Voltage or DOWN Translates
from a High to a Low Voltage
Input Threshold Can Be Shifted for TTL Compatibility
No Sequencing Required on Power Supplies or Inputs for Power Up
or Power Down
3 to 18 Vdc Operation for VDD and VCC
Diode Protected Inputs to VSS
Capable of Driving Two Low–Power TTL Loads or One Low–Power
Schottky TTL Load Over the Rated Temperature Range
MAXIMUM RATINGS (Voltages Referenced to VSS) (Note 2.)
Symbol Parameter Value Unit
VCC DC Supply Voltage Range –0.5 to +18.0 V
VDD DC Supply Voltage Range –0.5 to +18.0 V
Vin Input Voltage Range
(DC or Transient) –0.5 to +18.0 V
Vout Output Voltage Range
(DC or Transient) –0.5 to VDD + 0.5 V
Iin, Iout Input or Output Current
(DC or Transient) per Pin ±10 mA
PDPower Dissipation,
per Package (Note 3.) 500 mW
TAAmbient Temperature Range –55 to +125 °C
Tstg Storage Temperature Range –65 to +150 °C
TLLead Temperature
(8–Second Soldering) 260 °C
2. Maximum Ratings are those values beyond which damage to the device
may occur.
3. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high–impedance circuit. For proper operation, Vin and Vout should be constrained
to the range VSS (Vin or Vout) VDD.
Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either VSS or VDD). Unused outputs must be left open.
http://onsemi.com
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week
Device Package Shipping
ORDERING INFORMATION
MC14504BCP PDIP–16 2000/Box
MC14504BD SOIC–16 48/Rail
MC14504BDR2 SOIC–16 2500/Tape & Reel
1. For ordering information on the EIAJ version of
the SOIC packages, please contact your local
ON Semiconductor representative.
MARKING
DIAGRAMS
1
16
PDIP–16
P SUFFIX
CASE 648
MC14504BCP
AWLYYWW
SOIC–16
D SUFFIX
CASE 751B 1
16
14504B
AWLYWW
SOEIAJ–16
F SUFFIX
CASE 966
1
16
MC14504B
ALYW
MC14504BF SOEIAJ–16 See Note 1.
MC14504BFEL SOEIAJ–16 See Note 1.
MC14504BDT TSSOP–16 96/Rail
TSSOP–16
DT SUFFIX
CASE 948F
14
504B
ALYW
1
16
MC14504B
http://onsemi.com
2
PIN ASSIGNMENT
13
14
15
16
9
10
11
125
4
3
2
1
8
7
6
Eout
MODE
Fin
Fout
VDD
Din
Dout
Ein
Bout
Ain
Aout
VCC
VSS
Cin
Cout
Bin
LOGIC DIAGRAM
INPUT
VDD
OUTPUT
LEVEL
SHIFTER
MODE
VCC
TTL/CMOS
MODE SELECT
Mode Select Input Logic
Levels Output Logic
Levels
1 (VCC) TTL CMOS
0 (VSS) CMOS CMOS
1/6 of package shown.
MC14504B
http://onsemi.com
3
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎ
ÎÎÎ
VCC
ÎÎ
ÎÎ
VDD
ÎÎÎÎÎ
ÎÎÎÎÎ
– 55C
25C
ÎÎÎÎ
ÎÎÎÎ
125C
ÎÎÎ
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎ
ÎÎÎ
V
CC
Vdc
ÎÎ
ÎÎ
V
DD
Vdc
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎÎ
ÎÎÎÎ
Typ (4.)
ÎÎÎ
ÎÎÎ
Max
ÎÎ
ÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Output Voltage “0” Level
Vin = 0 V
1
Level
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOL
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
1 5
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0
0
0
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎÎ
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
“1” Level
Vin = VCC
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOH
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.95
9.95
14.95
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.95
9.95
14.95
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
4.95
9.95
14.95
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Input Voltage “0” Level
(VOL = 1.0 Vdc) TTL–CMOS
(VOL = 1.5 Vdc) TTL–CMOS
(VOL = 1.0 Vdc) CMOS–CMOS
(VOL = 1.5 Vdc) CMOS–CMOS
(VOL = 1.5 Vdc) CMOS–CMOS
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
5.0
10
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
10
15
10
15
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.8
0.8
1.5
1.5
3.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.3
1.3
2.25
2.25
4.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.8
0.8
1.5
1.5
3.0
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.8
0.8
1.4
1.5
2.9
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Input Voltage “1” Level
(VOH = 9.0 Vdc) TTL–CMOS
(VOH = 13.5 Vdc) TTL–CMOS
(VOH = 9.0 Vdc) CMOS–CMOS
(VOH = 13.5 Vdc) CMOS–CMOS
(VOH = 13.5 Vdc) CMOS–CMOS
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIH
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
5.0
10
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
10
15
10
15
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
2.0
3.6
3.6
7.1
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
2.0
3.5
3.5
7.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.5
1.5
2.75
2.75
5.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
2.0
2.0
3.5
3.5
7.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Output Drive Current
(VOH = 2.5 Vdc) Source
(VOH = 4.6 Vdc)
(VOH = 9.5 Vdc)
(VOH = 13.5 Vdc)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IOH
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
5.0
10
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
– 3.0
–0.64
– 1.6
– 4.2
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
– 2.4
–0.51
– 1.3
– 3.4
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
– 4.2
– 0.88
– 2.25
– 8.8
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
– 1.7
–0.36
– 0.9
– 2.4
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
(VOL = 0.4 Vdc) Sink
(VOL = 0.5 Vdc)
(VOL = 1.5 Vdc)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
IOL
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.64
1.6
4.2
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.51
1.3
3.4
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.88
2.25
8.8
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
0.36
0.9
2.4
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Input Current
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎÎ
ÎÎÎ
ÎÎ
ÎÎ
15
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
±0.00001
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎ
ÎÎ
ÎÎÎ
ÎÎÎ
± 1.0
ÎÎÎ
ÎÎÎ
µAdc
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Input Capacitance (Vin = 0)
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎÎ
ÎÎÎ
ÎÎ
ÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
5.0
ÎÎÎ
ÎÎÎ
7.5
ÎÎ
ÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
pF
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Quiescent Current
(Per Package)
CMOS–CMOS Mode
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
IDD or
ICC
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.10
0.20
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.0005
0.0010
0.0015
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.10
0.20
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.5
3.0
6.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
µAdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Quiescent Current
(Per Package)
TTL–CMOS Mode
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IDD
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.5
1.0
2.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.0005
0.0010
0.0015
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.5
1.0
2.0
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
3.8
7.5
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
µAdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Quiescent Current
(Per Package)
TTL–CMOS Mode
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ICC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
2.5
2.5
2.5
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎ
ÎÎ
ÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
6.0
6.0
6.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
mAdc
4. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
MC14504B
http://onsemi.com
4
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
SWITCHING CHARACTERISTICS (CL = 50 pF, TA = 25C)
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎ
ÎÎÎ
V
CC
ÎÎÎÎ
ÎÎÎÎ
V
DD
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Limits
ÎÎÎ
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎÎ
Symbol
ÎÎÎÎÎÎ
Shifting Mode
ÎÎÎ
VCC
Vdc
ÎÎÎÎ
VDD
Vdc
ÎÎÎ
Min
ÎÎÎÎ
Typ (5.)
ÎÎÎ
Max
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Propagation Delay, High to Low
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tPHL
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
TTL – CMOS
VDD > VCC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
140
140
ÎÎÎ
Î
Î
Î
ÎÎÎ
280
280
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
CMOS – CMOS
VDD > VCC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
10
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
10
15
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
120
120
70
ÎÎÎ
Î
Î
Î
ÎÎÎ
240
240
140
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
CMOS – CMOS
VCC > VDD
ÎÎÎ
Î
Î
Î
ÎÎÎ
10
15
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
5.0
10
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
185
185
175
ÎÎÎ
Î
Î
Î
ÎÎÎ
370
370
350
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Propagation Delay, Low to High
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tPLH
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
TTL – CMOS
VDD > VCC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
170
160
ÎÎÎ
Î
Î
Î
ÎÎÎ
340
320
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
CMOS – CMOS
VDD > VCC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
10
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
10
15
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
170
170
100
ÎÎÎ
Î
Î
Î
ÎÎÎ
340
340
200
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
CMOS – CMOS
VCC > VDD
ÎÎÎ
Î
Î
Î
ÎÎÎ
10
15
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
5.0
10
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
275
275
145
ÎÎÎ
Î
Î
Î
ÎÎÎ
550
550
290
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Output Rise and Fall Time
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tTLH, tTHL
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
ALL
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
100
50
40
ÎÎÎ
Î
Î
Î
ÎÎÎ
200
100
80
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
5. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
MC14504B
http://onsemi.com
5
Figure 1. Input Switchpoint CMOS to CMOS Mode Figure 2. Input Switchpoint TTL to CMOS Mode
Figure 3. Operating Boundary CMOS to CMOS Mode Figure 4. Operating Boundary TTL to CMOS Mode
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
20151050
VDD, SUPPLY VOLTAGE (Vdc)
7
6
5
4
3
2
1
0
VSp, INPUT SWITCHPOINT VOLTAGE (Vdc)
20151050
VDD, SUPPLY VOLTAGE (Vdc)
7
6
5
4
3
2
1
0
VSp, INPUT SWITCHPOINT VOLTAGE (Vdc)
VCC = 10 V
VCC = 5 V
VCC = 5 V
VDD, SUPPLY VOLTAGE (Vdc)
20
15
10
5
0
20151050
VCC, SUPPLY VOLTAGE (Vdc)
VDD, SUPPLY VOLTAGE (Vdc)
20
15
10
5
0
20151050
VCC, SUPPLY VOLTAGE (Vdc)
MC14504B
http://onsemi.com
6
PACKAGE DIMENSIONS
PDIP–16
P SUFFIX
PLASTIC DIP PACKAGE
CASE 648–08
ISSUE R
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.
–A–
B
FC
S
HGD
J
L
M
16 PL
SEATING
18
916
K
PLANE
–T–
M
A
M
0.25 (0.010) T
DIM MIN MAX MIN MAX
MILLIMETERSINCHES
A0.740 0.770 18.80 19.55
B0.250 0.270 6.35 6.85
C0.145 0.175 3.69 4.44
D0.015 0.021 0.39 0.53
F0.040 0.70 1.02 1.77
G0.100 BSC 2.54 BSC
H0.050 BSC 1.27 BSC
J0.008 0.015 0.21 0.38
K0.110 0.130 2.80 3.30
L0.295 0.305 7.50 7.74
M0 10 0 10
S0.020 0.040 0.51 1.01
SOIC–16
D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751B–05
ISSUE J
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.127 (0.005) TOTAL
IN EXCESS OF THE D DIMENSION AT
MAXIMUM MATERIAL CONDITION.
18
16 9
SEATING
PLANE
F
J
M
RX 45
G
8 PLP
–B–
–A–
M
0.25 (0.010) B S
–T–
D
K
C
16 PL
S
B
M
0.25 (0.010) A S
T
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A9.80 10.00 0.386 0.393
B3.80 4.00 0.150 0.157
C1.35 1.75 0.054 0.068
D0.35 0.49 0.014 0.019
F0.40 1.25 0.016 0.049
G1.27 BSC 0.050 BSC
J0.19 0.25 0.008 0.009
K0.10 0.25 0.004 0.009
M0 7 0 7
P5.80 6.20 0.229 0.244
R0.25 0.50 0.010 0.019

MC14504B
http://onsemi.com
7
PACKAGE DIMENSIONS
TSSOP–16
DT SUFFIX
PLASTIC TSSOP PACKAGE
CASE 948F–01
ISSUE O
ÇÇÇ
ÇÇÇ
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A4.90 5.10 0.193 0.200
B4.30 4.50 0.169 0.177
C--- 1.20 --- 0.047
D0.05 0.15 0.002 0.006
F0.50 0.75 0.020 0.030
G0.65 BSC 0.026 BSC
H0.18 0.28 0.007 0.011
J0.09 0.20 0.004 0.008
J1 0.09 0.16 0.004 0.006
K0.19 0.30 0.007 0.012
K1 0.19 0.25 0.007 0.010
L6.40 BSC 0.252 BSC
M0 8 0 8
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE MOLD
FLASH. PROTRUSIONS OR GATE BURRS. MOLD
FLASH OR GATE BURRS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE INTERLEAD
FLASH OR PROTRUSION. INTERLEAD FLASH OR
PROTRUSION SHALL NOT EXCEED
0.25 (0.010) PER SIDE.
5. DIMENSION K DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN
EXCESS OF THE K DIMENSION AT MAXIMUM
MATERIAL CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE DETERMINED
AT DATUM PLANE -W-.

SECTION N–N
SEATING
PLANE
IDENT.
PIN 1
18
16 9
DETAIL E
J
J1
B
C
D
A
K
K1
H
G
ÉÉÉ
ÉÉÉ
DETAIL E
F
M
L
2X L/2
–U–
S
U0.15 (0.006) T
S
U0.15 (0.006) T
S
U
M
0.10 (0.004) V S
T
0.10 (0.004)
–T–
–V–
–W–
0.25 (0.010)
16X REFK
N
N
MC14504B
http://onsemi.com
8
PACKAGE DIMENSIONS
HE
A1
DIM MIN MAX MIN MAX
INCHES
--- 2.05 --- 0.081
MILLIMETERS
0.05 0.20 0.002 0.008
0.35 0.50 0.014 0.020
0.18 0.27 0.007 0.011
9.90 10.50 0.390 0.413
5.10 5.45 0.201 0.215
1.27 BSC 0.050 BSC
7.40 8.20 0.291 0.323
0.50 0.85 0.020 0.033
1.10 1.50 0.043 0.059
0
0.70 0.90 0.028 0.035
--- 0.78 --- 0.031
A1
HE
Q1
LE
10 0
10
LEQ1
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS D AND E DO NOT INCLUDE
MOLD FLASH OR PROTRUSIONS AND ARE
MEASURED AT THE PARTING LINE. MOLD FLASH
OR PROTRUSIONS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
5. THE LEAD WIDTH DIMENSION (b) DOES NOT
INCLUDE DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08 (0.003)
TOTAL IN EXCESS OF THE LEAD WIDTH
DIMENSION AT MAXIMUM MATERIAL CONDITION.
DAMBAR CANNOT BE LOCATED ON THE LOWER
RADIUS OR THE FOOT. MINIMUM SPACE
BETWEEN PROTRUSIONS AND ADJACENT LEAD
TO BE 0.46 ( 0.018).
M
L
DETAIL P
VIEW P
c
A
b
e
M
0.13 (0.005) 0.10 (0.004)
1
16 9
8
D
Z
E
A
b
c
D
E
e
L
M
Z
SOEIAJ–16
F SUFFIX
PLASTIC EIAJ SOIC PACKAGE
CASE 966–01
ISSUE O
ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes
without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular
purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,
including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or
specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be
validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.
SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or
death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold
SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable
attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim
alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.
PUBLICATION ORDERING INFORMATION
CENTRAL/SOUTH AMERICA:
Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)
Email: ONlit–spanish@hibbertco.com
ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support
Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time)
Toll Free from Hong Kong & Singapore:
001–800–4422–3781
Email: ONlit–asia@hibbertco.com
JAPAN: ON Semiconductor, Japan Customer Focus Center
4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031
Phone: 81–3–5740–2745
Email: r14525@onsemi.com
ON Semiconductor Website: http://onsemi.com
For additional information, please contact your local
Sales Representative.
MC14504B/D
NORTH AMERICA Literature Fulfillment:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada
Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada
N. American Technical Support: 800–282–9855 Toll Free USA/Canada
EUROPE: LDC for ON Semiconductor – European Support
German Phone: (+1) 303–308–7140 (Mon–Fri 2:30pm to 7:00pm CET)
Email: ONlit–german@hibbertco.com
French Phone: (+1) 303–308–7141 (Mon–Fri 2:00pm to 7:00pm CET)
Email: ONlit–french@hibbertco.com
English Phone: (+1) 303–308–7142 (Mon–Fri 12:00pm to 5:00pm GMT)
Email: ONlit@hibbertco.com
EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781
*Available from Germany, France, Italy, UK