© Semiconductor Components Industries, LLC, 2005
August, 2005 − Rev. 6 1Publication Order Number:
MC14504B/D
MC14504B
Hex Level Shifter for TTL to
CMOS or CMOS to CMOS
The MC14504B is a hex non−inverting level shifter using CMOS
technology. The level shifter will shift a TTL signal to CMOS logic
levels for any CMOS supply voltage between 5 and 15 volts. A control
input also allows interface from CMOS to CMOS at one logic level to
another logic level: Either up or down level translating is
accomplished by selection of power supply levels VDD and VCC. The
VCC level sets the input signal levels while VDD selects the output
voltage levels.
Features
•UP Translates from a Low to a High Voltage or DOWN Translates
from a High to a Low Voltage
•Input Threshold Can Be Shifted for TTL Compatibility
•No Sequencing Required on Power Supplies or Inputs for Power Up
or Power Down
•3 to 18 Vdc Operation for VDD and VCC
•Diode Protected Inputs to VSS
•Capable of Driving Two Low−Power TTL Loads or One Low−Power
Schottky TTL Load Over the Rated Temperature Range
•Pb−Free Packages are Available*
MAXIMUM RATINGS (Voltages Referenced to VSS)
Symbol Parameter Value Unit
VCC DC Supply Voltage Range −0.5 to +18.0 V
VDD DC Supply Voltage Range −0.5 to +18.0 V
Vin Input Voltage Range
(DC or Transient) −0.5 to +18.0 V
Vout Output Voltage Range
(DC or Transient) −0.5 to VDD + 0.5 V
Iin, Iout Input or Output Current
(DC or Transient) per Pin ±10 mA
PDPower Dissipation, per Package
(Note 1) 500 mW
TAAmbient Temperature Range −55 to +125 °C
Tstg Storage Temperature Range −65 to +150 °C
TLLead Temperature
(8−Second Soldering) 260 °C
Maximum ratings are those values beyond which device damage can occur.
Maximum ratings applied to the device are individual stress limit values (not
normal operating conditions) and are not valid simultaneously. If these limits are
exceeded, device functional operation is not implied, damage may occur and
reliability may be affected.
1. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/_C From 65_C To 125_C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high−impedance circuit. For proper operation, V in and V out should be constrained
to the range VSS v (Vin or Vout) v VDD.
Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either VSS or VDD). Unused outputs must be left open.
http://onsemi.com
MARKING
DIAGRAMS
PDIP−16
P SUFFIX
CASE 648
MC14504BCP
AWLYYWWG
SOIC−16
D SUFFIX
CASE 751B
TSSOP−16
DT SUFFIX
CASE 948F
14504BG
AWLYWW
14
504B
ALYW
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week
G = Pb−Free Indicator
SOEIAJ−16
F SUFFIX
CASE 966
MC14504B
ALYWG
See detailed ordering and shipping information in the package
dimensions section on page 2 of this data sheet.
ORDERING INFORMATION
16
1
1
16
1
16
1
16
*For additional information on our Pb−Free strategy
and soldering details, please download the
ON Semiconductor Soldering and Mounting
Techniques Reference Manual, SOLDERRM/D.
MC14504B
http://onsemi.com
2
PIN ASSIGNMENT
13
14
15
16
9
10
11
125
4
3
2
1
8
7
6
Eout
MODE
Fin
Fout
VDD
Din
Dout
Ein
Bout
Ain
Aout
VCC
VSS
Cin
Cout
Bin
LOGIC DIAGRAM
INPUT
VDD
OUTPUT
LEVEL
SHIFTER
MODE
VCC
TTL/CMOS
MODE SELECT
Mode Select Input Logic
Levels Output Logic
Levels
1 (VCC) TTL CMOS
0 (VSS) CMOS CMOS
1/6 of package shown.
ORDERING INFORMATION
Device Package Shipping†
MC14504BCP PDIP−16 500 Units / Rail
MC14504BCPG PDIP−16
(Pb−Free) 500 Units / Rail
MC14504BD SOIC−16 48 Units / Rail
MC14504BDG SOIC−16
(Pb−Free) 48 Units / Rail
MC14504BDR2 SOIC−16 2500 Units / Tape & Reel
MC14504BDR2G SOIC−16
(Pb−Free) 2500 Units / Tape & Reel
MC14504BDT TSSOP−16* 96 Units / Rail
MC14504BDTR2 TSSOP−16* 2500 Units / Tape & Reel
MC14504BF SOEIAJ−16 50 Units / Rail
MC14504BFEL SOEIAJ−16 2000 Units / Tape & Reel
†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging
Specifications Brochure, BRD8011/D.
*This package is inherently Pb−Free.
MC14504B
http://onsemi.com
3
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Symbo
l
ÎÎÎ
Î
Î
Î
ÎÎÎ
VCC
Vdc
ÎÎ
ÎÎ
ÎÎ
VDD
Vdc
ÎÎÎÎÎ
ÎÎÎÎÎ
− 55_C
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
25_C
ÎÎÎÎ
ÎÎÎÎ
125_C
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎÎ
ÎÎÎÎ
Typ
(Note 2)
ÎÎÎ
ÎÎÎ
Max
ÎÎ
ÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Output Voltage “0” Leve
l
Vin = 0 V
“1” Leve
l
Vin = VCC
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VOL
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
1 5
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0
0
0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎ
ÎÎ
ÎÎ
ÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOH
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.95
9.95
14.95
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
4.95
9.95
14.95
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎ
ÎÎ
ÎÎ
4.95
9.95
14.95
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Input Voltage “0” Level
(VOL = 1.0 Vdc) TTL−CMOS
(VOL = 1.5 Vdc) TTL−CMOS
(VOL = 1.0 Vdc) CMOS−CMOS
(VOL = 1.5 Vdc) CMOS−CMOS
(VOL = 1.5 Vdc) CMOS−CMOS
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
5.0
10
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
10
15
10
15
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.8
0.8
1.5
1.5
3.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.3
1.3
2.25
2.25
4.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.8
0.8
1.5
1.5
3.0
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
−
−
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.8
0.8
1.4
1.5
2.9
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Input Voltage “1” Level
(VOH = 9.0 Vdc) TTL−CMOS
(VOH = 13.5 Vdc) TTL−CMOS
(VOH = 9.0 Vdc) CMOS−CMOS
(VOH = 13.5 Vdc) CMOS−CMOS
(VOH = 13.5 Vdc) CMOS−CMOS
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIH
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
5.0
10
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
10
15
10
15
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
2.0
3.6
3.6
7.1
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
2.0
2.0
3.5
3.5
7.0
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
1.5
1.5
2.75
2.75
5.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
−
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
2.0
2.0
3.5
3.5
7.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Output Drive Current
(VOH = 2.5 Vdc) Source
(VOH = 4.6 Vdc)
(VOH = 9.5 Vdc)
(VOH = 13.5 Vdc)
(VOL = 0.4 Vdc) Sink
(VOL = 0.5 Vdc)
(VOL = 1.5 Vdc)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IOH
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
5.0
10
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
– 3.0
–0.64
– 1.6
– 4.2
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
– 2.4
–0.51
– 1.3
– 3.4
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
– 4.2
– 0.88
– 2.25
– 8.8
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
– 1.7
–0.36
– 0.9
– 2.4
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
IOL
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.64
1.6
4.2
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.51
1.3
3.4
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.88
2.25
8.8
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎ
ÎÎ
ÎÎ
0.36
0.9
2.4
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Input Current
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎÎ
ÎÎÎ
−
ÎÎ
ÎÎ
15
ÎÎÎ
ÎÎÎ
−
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎÎ
ÎÎÎ
−
ÎÎÎÎ
ÎÎÎÎ
±0.00001
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎ
ÎÎ
−
ÎÎÎ
ÎÎÎ
± 1.0
ÎÎÎ
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ
Input Capacitance (Vin = 0)
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎÎ
ÎÎÎ
−
ÎÎ
ÎÎ
−
ÎÎÎ
ÎÎÎ
−
ÎÎÎ
ÎÎÎ
−
ÎÎÎ
ÎÎÎ
−
ÎÎÎÎ
ÎÎÎÎ
5.0
ÎÎÎ
ÎÎÎ
7.5
ÎÎ
ÎÎ
−
ÎÎÎ
ÎÎÎ
−
ÎÎÎ
ÎÎÎ
pF
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Quiescent Current
(Per Package)
CMOS−CMOS Mode
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
IDD or
ICC
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.10
0.20
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.0005
0.0010
0.0015
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.10
0.20
ÎÎ
ÎÎ
ÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.5
3.0
6.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Quiescent Current
(Per Package)
TTL−CMOS Mode
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
IDD
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.5
1.0
2.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0.0005
0.0010
0.0015
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.5
1.0
2.0
ÎÎ
ÎÎ
ÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
ÎÎÎ
3.8
7.5
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎ
Quiescent Current
(Per Package)
TTL−CMOS Mode
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
ICC
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎ
ÎÎ
ÎÎ
ÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.5
2.5
2.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
5.0
ÎÎ
ÎÎ
ÎÎ
ÎÎ
−
−
−
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
6.0
6.0
6.0
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
mAdc
2. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
MC14504B
http://onsemi.com
4
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
SWITCHING CHARACTERISTICS (CL = 50 pF, TA = 25_C)
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
Symbol
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
Shifting Mode
ÎÎÎ
Î
Î
Î
ÎÎÎ
VCC
Vdc
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VDD
Vdc
ÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎ
Limits
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎ
Î
Î
Î
ÎÎÎ
Min
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Typ
(Note 3)
ÎÎÎ
Î
Î
Î
ÎÎÎ
Max
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Propagation Delay, High to Low
ÎÎÎÎÎ
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
tPHL
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
TTL – CMOS
VDD > VCC
ÎÎÎ
ÎÎÎ
5.0
5.0
ÎÎÎÎ
ÎÎÎÎ
10
15
ÎÎÎ
ÎÎÎ
−
−
ÎÎÎÎ
ÎÎÎÎ
140
140
ÎÎÎ
ÎÎÎ
280
280
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
ns
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
CMOS – CMOS
VDD > VCC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
10
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
10
15
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
120
120
70
ÎÎÎ
Î
Î
Î
ÎÎÎ
240
240
140
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
Î
ÎÎÎÎ
Î
CMOS – CMOS
VCC > VDD
ÎÎÎ
Î
Î
Î
Î
Î
Î
10
15
15
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
5.0
5.0
10
ÎÎÎ
Î
Î
Î
Î
Î
Î
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
185
185
175
ÎÎÎ
Î
Î
Î
Î
Î
Î
370
370
350
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Propagation Delay, Low to High
ÎÎÎÎÎ
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tPLH
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
TTL – CMOS
VDD > VCC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
170
160
ÎÎÎ
Î
Î
Î
ÎÎÎ
340
320
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
CMOS – CMOS
VDD > VCC
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
5.0
10
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
10
15
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
170
170
100
ÎÎÎ
Î
Î
Î
ÎÎÎ
340
340
200
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
CMOS – CMOS
VCC > VDD
ÎÎÎ
Î
Î
Î
ÎÎÎ
10
15
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
5.0
10
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
275
275
145
ÎÎÎ
Î
Î
Î
ÎÎÎ
550
550
290
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Output Rise and Fall Time
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tTLH, tTHL
ÎÎÎÎÎÎ
Î
ÎÎÎÎ
Î
ÎÎÎÎÎÎ
ALL
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
−
−
−
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
100
50
40
ÎÎÎ
Î
Î
Î
ÎÎÎ
200
100
80
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
3. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
Figure 1. Input Switchpoint CMOS to CMOS Mode Figure 2. Input Switchpoint TTL to CMOS Mode
Figure 3. Operating Boundary CMOS to CMOS Mode Figure 4. Operating Boundary TTL to CMOS Mode
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
ÉÉÉÉÉÉÉÉÉ
20151050
VDD, SUPPLY VOLTAGE (Vdc)
7
6
5
4
3
2
1
0
VSp, INPUT SWITCHPOINT VOLTAGE (Vdc)
20151050
VDD, SUPPLY VOLTAGE (Vdc)
7
6
5
4
3
2
1
0
VSp, INPUT SWITCHPOINT VOLTAGE (Vdc)
VCC = 10 V
VCC = 5 V
VCC = 5 V
VDD, SUPPLY VOLTAGE (Vdc)
20
15
10
5
0
20151050
VCC, SUPPLY VOLTAGE (Vdc)
VDD, SUPPLY VOLTAGE (Vdc)
20
15
10
5
0
20151050
VCC, SUPPLY VOLTAGE (Vdc)
MC14504B
http://onsemi.com
5
PACKAGE DIMENSIONS
PDIP−16
P SUFFIX
PLASTIC DIP PACKAGE
CASE 648−08
ISSUE T
NOTES:
1. DIMENSIONING AND TOLERANCING PER
ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS
WHEN FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE
MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.
−A−
B
FC
S
HGD
J
L
M
16 PL
SEATING
18
916
K
PLANE
−T−
M
A
M
0.25 (0.010) T
DIM MIN MAX MIN MAX
MILLIMETERSINCHES
A0.740 0.770 18.80 19.55
B0.250 0.270 6.35 6.85
C0.145 0.175 3.69 4.44
D0.015 0.021 0.39 0.53
F0.040 0.70 1.02 1.77
G0.100 BSC 2.54 BSC
H0.050 BSC 1.27 BSC
J0.008 0.015 0.21 0.38
K0.110 0.130 2.80 3.30
L0.295 0.305 7.50 7.74
M0 10 0 10
S0.020 0.040 0.51 1.01
____
SOIC−16
D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751B−05
ISSUE J
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.127 (0.005) TOTAL
IN EXCESS OF THE D DIMENSION AT
MAXIMUM MATERIAL CONDITION.
18
16 9
SEATING
PLANE
F
J
M
RX 45_
G
8 PLP
−B−
−A−
M
0.25 (0.010) B S
−T−
D
K
C
16 PL
S
B
M
0.25 (0.010) A S
T
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A9.80 10.00 0.386 0.393
B3.80 4.00 0.150 0.157
C1.35 1.75 0.054 0.068
D0.35 0.49 0.014 0.019
F0.40 1.25 0.016 0.049
G1.27 BSC 0.050 BSC
J0.19 0.25 0.008 0.009
K0.10 0.25 0.004 0.009
M0 7 0 7
P5.80 6.20 0.229 0.244
R0.25 0.50 0.010 0.019
____
MC14504B
http://onsemi.com
6
PACKAGE DIMENSIONS
TSSOP−16
DT SUFFIX
PLASTIC TSSOP PACKAGE
CASE 948F−01
ISSUE A
ÇÇÇ
ÇÇÇ
ÇÇÇ
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A4.90 5.10 0.193 0.200
B4.30 4.50 0.169 0.177
C−−− 1.20 −−− 0.047
D0.05 0.15 0.002 0.006
F0.50 0.75 0.020 0.030
G0.65 BSC 0.026 BSC
H0.18 0.28 0.007 0.011
J0.09 0.20 0.004 0.008
J1 0.09 0.16 0.004 0.006
K0.19 0.30 0.007 0.012
K1 0.19 0.25 0.007 0.010
L6.40 BSC 0.252 BSC
M0 8 0 8
NOTES:
1. DIMENSIONING AND TOLERANCING PER
ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE MOLD
FLASH. PROTRUSIONS OR GATE BURRS.
MOLD FLASH OR GATE BURRS SHALL NOT
EXCEED 0.15 (0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE
INTERLEAD FLASH OR PROTRUSION.
INTERLEAD FLASH OR PROTRUSION SHALL
NOT EXCEED 0.25 (0.010) PER SIDE.
5. DIMENSION K DOES NOT INCLUDE
DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08
(0.003) TOTAL IN EXCESS OF THE K
DIMENSION AT MAXIMUM MATERIAL
CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE
DETERMINED AT DATUM PLANE −W−.
___ _
SECTION N−N
SEATING
PLANE
IDENT.
PIN 1
18
16 9
DETAIL E
J
J1
B
C
D
A
K
K1
H
G
ÉÉÉ
ÉÉÉ
DETAIL E
F
M
L
2X L/2
−U−
S
U0.15 (0.006) T
S
U0.15 (0.006) T
S
U
M
0.10 (0.004) V S
T
0.10 (0.004)
−T−
−V−
−W−
0.25 (0.010)
16X REFK
N
N
MC14504B
http://onsemi.com
7
PACKAGE DIMENSIONS
HE
A1
DIM MIN MAX MIN MAX
INCHES
−−− 2.05 −−− 0.081
MILLIMETERS
0.05 0.20 0.002 0.008
0.35 0.50 0.014 0.020
0.18 0.27 0.007 0.011
9.90 10.50 0.390 0.413
5.10 5.45 0.201 0.215
1.27 BSC 0.050 BSC
7.40 8.20 0.291 0.323
0.50 0.85 0.020 0.033
1.10 1.50 0.043 0.059
0
0.70 0.90 0.028 0.035
−−− 0.78 −−− 0.031
A1
HE
Q1
LE
_10 _0
_10 _
LEQ1
_
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS D AND E DO NOT INCLUDE
MOLD FLASH OR PROTRUSIONS AND ARE
MEASURED AT THE PARTING LINE. MOLD FLASH
OR PROTRUSIONS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
5. THE LEAD WIDTH DIMENSION (b) DOES NOT
INCLUDE DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08 (0.003)
TOTAL IN EXCESS OF THE LEAD WIDTH
DIMENSION AT MAXIMUM MATERIAL CONDITION.
DAMBAR CANNOT BE LOCATED ON THE LOWER
RADIUS OR THE FOOT. MINIMUM SPACE
BETWEEN PROTRUSIONS AND ADJACENT LEAD
TO BE 0.46 ( 0.018).
M
L
DETAIL P
VIEW P
c
A
b
e
M
0.13 (0.005) 0.10 (0.004)
1
16 9
8
D
Z
E
A
b
c
D
E
e
L
M
Z
SOEIAJ−16
F SUFFIX
PLASTIC EIAJ SOIC PACKAGE
CASE 966−01
ISSUE O
MC14504B
http://onsemi.com
8
ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice
to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability
arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages.
“Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All
operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights
nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should
Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its of ficers, employees, subsidiaries, affiliates,
and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death
associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal
Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
PUBLICATION ORDERING INFORMATION
N. American Technical Support: 800−282−9855 Toll Free
USA/Canada
Japan: ON Semiconductor, Japan Customer Focus Center
2−9−1 Kamimeguro, Meguro−ku, Tokyo, Japan 153−0051
Phone: 81−3−5773−3850
MC14504B/D
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
P.O. Box 61312, Phoenix, Arizona 85082−1312 USA
Phone: 480−829−7710 or 800−344−3860 Toll Free USA/Canada
Fax: 480−829−7709 or 800−344−3867 Toll Free USA/Canada
Email: orderlit@onsemi.com
ON Semiconductor Website: http://onsemi.com
Order Literature: http://www.onsemi.com/litorder
For additional information, please contact your
local Sales Representative.
